法国啄木乌av片在线播放,亚洲精品无码不卡av,992tv精品视频tv在线观看,99视频精品免视看

B+產(chǎn)品晶體振蕩器Q-TECH

發(fā)布時(shí)間:2022-08-25 16:47:09     瀏覽:881

隨著數(shù)據(jù)傳輸速率的提高,抖動(dòng)的干擾越發(fā)重要,成本預(yù)算越發(fā)短缺。抖動(dòng)是數(shù)據(jù)的定期事件和其理想化位置偏差。抖動(dòng)比較復(fù)雜,由任意抖動(dòng)(RJ)和確定性抖動(dòng)(DJ)組成。任意抖動(dòng)(RJ)本質(zhì)上是無(wú)界的高斯抖動(dòng),而確定性抖動(dòng)(DJ)是有界的,不遵照任何可預(yù)測(cè)分布。

Q-TECH使用EZJITPlus抖動(dòng)分析軟件和降噪軟件,適用安捷倫Infinium實(shí)時(shí)示波儀。在最大采樣率40Gs/s和儲(chǔ)存深層下測(cè)量,Q-TECH能將信號(hào)總抖動(dòng)劃分為任意抖動(dòng)(RJ)和確定性抖動(dòng)(DJ)。由于任意抖動(dòng)是無(wú)界的高斯分布,因此總抖動(dòng)是誤碼率(BER)的函數(shù)。

特征

?美國(guó)制造-ECCN:EAR99

?滿足DFARS252-225-7014的電子元器件豁免

?從15kHz250MHz的寬頻率范圍

?堅(jiān)固4點(diǎn)組裝(SMD陶瓷)或3點(diǎn)組裝(其他),抗沖擊

?小封裝和占用面積,提供5x7mmSMT4點(diǎn)晶體組裝導(dǎo)線

?100kRadSi)耐受性

?ACMOSLVCMOS、TTLLVDS、LVPECL

?三態(tài)輸出選項(xiàng)(-D),LVDSLVPECL(標(biāo)準(zhǔn))除外

?密封包裝

?基本和第三泛音設(shè)計(jì)

?掃描石英諧振器或培養(yǎng)石英諧振器

?低相位噪聲和抖動(dòng)

?Q-Tech在其產(chǎn)品中不能使用純鉛或純錫

?定制篩選和QCI,帶有MCM零件號(hào)

?MIL-PRF-55310/9,/16/21,/26,/27/28,/30,/33/34,/35,/36,/37/38,/39/40或等效物

Q-TECH是國(guó)際領(lǐng)先的高端晶振制造商,Q-TECH廣泛應(yīng)用于航天、軍用、航空和高溫項(xiàng)目。Q-TECH產(chǎn)品包括:XO、TCXO、VCXO、OCXO、SAW、MCXO,產(chǎn)品符合QPL MIL-PRF-55310標(biāo)準(zhǔn)。深圳市立維創(chuàng)展科技有限公司授權(quán)代理銷售Q-TECH產(chǎn)品,備件現(xiàn)貨,歡迎與業(yè)界同行合作。

詳情了解Q-TECH請(qǐng)點(diǎn)擊:  http    //www.mbaorg.cn/public/brand/60.html

Q-TECH.png

包裹

市場(chǎng)

設(shè)備類型

邏輯類型

電源電壓

穩(wěn)定

QT101, QT106, QT141, QT142, QT122, QT128, QT125, QT127, QT126, QT129, QT130, QT178, QT188, QT189, QT190, QT192, QT193, QT194, QT180, QT181, QT182, QT183, QT184, QT185, QT186 , QT187

空間

XO

ACMOSHCMOS、LVCMOSTTL、LVDS、LVPECL

2.5 5.0Vdc

±25ppm±100ppm


推薦資訊

  • RO3006?層壓板Rogers
    RO3006?層壓板Rogers 2023-03-27 16:45:37

    Rogers? RO3006?層壓板是陶瓷填充的PTFE復(fù)合材質(zhì),致力于提供優(yōu)異的電氣性能和機(jī)械穩(wěn)定性。

  • LFSC3GA40E-6FFAN1020C現(xiàn)場(chǎng)可編程門陣列FPGA Lattice
    LFSC3GA40E-6FFAN1020C現(xiàn)場(chǎng)可編程門陣列FPGA Lattice 2024-06-13 09:09:34

    Lattice SC系列FPGA是Lattice Semiconductor的高性能產(chǎn)品,適用于數(shù)字信號(hào)處理、控制和通信等嵌入式應(yīng)用。其特性包括100MHz至700MHz的頻率范圍,高達(dá)1GHz的I/O時(shí)鐘速率,內(nèi)建塊RAM、均衡化器和CDR,成本優(yōu)化設(shè)計(jì),兼容PCI和PCI-X系統(tǒng)總線標(biāo)準(zhǔn),多種封裝選項(xiàng),以及支持RLDRAM II CIO/SIO等接口。這些FPGA通過(guò)IP和ECC支持,確保高性能和高效數(shù)據(jù)處理,適用于多種系統(tǒng)和設(shè)計(jì)需求。

在線留言

在線留言